Descripción sintetizable de alto nivel para sistemas digitales asíncronos con redes de Petri
Date
2009-11
Authors
Journal Title
Journal ISSN
Volume Title
Publisher
Universidad Inca Garcilaso de la Vega
Abstract
Este documento presenta una forma de realizar la detección de finalización de procesos, para sistemas digitales asíncronos. Para ello se muestran resultados del estudio del protocolo de dos fases “dual rail”. También se detalla alguna información de diferentes casos sintetizados, con una descripción VHDL, en una FPGA (Field Programable Gate Array). En dichas arquitecturas, se emplean
redes de Petri, como sistema de control para un circuito asíncrono. Finalmente se analizan los modelos de sistemas asíncronos, para escoger el más idóneo en el momento de sincronizar el proceso con la red de control (red de Petri).
Description
Presentación que se llevó a cabo durante el I Congreso Internacional de Computación y Telecomunicaciones COMTEL 2009 del 18 al 20 de noviembre de 2009 en Lima, Perú. COMTEL, es un certamen organizado por la Facultad de Ingeniería de Sistemas, Cómputo y Telecomunicaciones de la Universidad Inca Garcilaso de la Vega, que congrega a profesionales, investigadores y estudiantes de diversos países con el fin de difundir e intercambiar conocimientos, mostrar experiencias académicas-científicas y soluciones para empresas en las áreas de Computación, Telecomunicaciones y disciplinas afines.
Keywords
Ingeniería de Sistemas, Telecomunicaciones, FPGA, Red de Petri, VHDL, Asíncrono, Telecommunications